Yakınlık Sensör Dizilerinde Yapay Zeka Yongası Tabanlı Hareket Algılama ve Tanıma
| dc.contributor.author | Kandilcik, Mehmet Ali | |
| dc.contributor.department | Elektrik –Elektronik Mühendisliği | |
| dc.date.accessioned | 2026-06-08T13:02:05Z | |
| dc.date.issued | 2025 | |
| dc.description.abstract | In this thesis, the stages of designing an artificial intelligence chip capable of recognizing hand gestures are presented, utilizing the trained weight and bias values derived from data generated by capacitive proximity sensor (CPS) arrays. Numerous systems for motion detection and recognition exist in the literature. The study aims to fulfill various software and hardware requirements for motion detection and recognition using a single integrated circuit, specifically an artificial intelligence (AI) chip. A dataset collected using CPS arrays was utilized in the thesis study. 75% of the data obtained from hand gestures was set aside as training, 15% as validation, and 10% as test data. For motion detection and recognition, an AI chip was designed to run a Multi-Layer Perceptron (MLP) architecture, which consists of 4 layers, including input and output layers. Each layer has 36, 20, 20 and 4 nodes, respectively. MLP architecture achieved 99.58% training accuracy and 99.50% F1 score in a computer-based simulation environment. According to the analysis results obtained from the study, the basic building blocks of the architecture to be implemented in the digital design were determined. The digital design was created based on the algorithm tested in the computer environment, and at the final stage, an applicationspecific AI chip was designed. The digital design used a 16-bit fixed-point number format. AI chip, designed using the RTL2GDSII approach with the application-specific integrated circuit (ASIC) concept, achieved a 4 times higher frequency than the design made using a commercial FPGA SoC while consuming 7.25 times less power. Within the scope of the thesis study, a design was realized for the AI chip concept, and a method was presented for the design flow process of the system and subsystems containing the artificial intelligence chip for a specific problem. | |
| dc.description.ozet | Bu tez çalışmasında kapasitif yakınlık sensör dizilerinden toplanan verilerin eğitilmiş ağırlık ve sapma değerleri kullanılarak, el hareketlerini tanıma yeteneğine sahip bir yapay zeka yongası tasarımının aşamaları sunulmuştur. Literatürde, hareket algılama ve tanıma için birçok farklı sistem bulunmaktadır. Bu çalışmada hareket algılama ve tanıma için birçok yazılım ve donanım isterinin tek bir tümleşik devre ile yani yapay zeka yongası ile gerçekleştirilmesi amaçlanmıştır. Tez çalışmasında, kapasitif yakınlık sensör dizileri kullanılarak toplanan veri seti kullanılmıştır. El hareketlerinden alınan verilerin %75’ieğitim, %15’i doğrulama ve %10’u test verisi olacak şekilde ayrılmıştır. Hareket algılama ve tanıma için yapay zeka yongası girdi ve çıktı katmanları dahil 4 katmandan oluşan MLP (İng. Multi Layer Perceptron) mimarisini kullanmaktadır. Her katmanda sırasıyla: 36, 20, 20 ve 4 düğüm bulunmaktadır. MLP mimarisi, bilgisayar ile benzetim ortamında %99,58 doğruluk ve %99,50 F1 puanına ulaşabilmiştir. Çalışmadan elde edilen analiz sonuçlarına göre sayısal tasarımda gerçekleştirilecek mimarinin temel yapı taşları belirlemiştir. Bilgisayar ortamında çalışan algoritma temel alınarak sayısal tasarımı yapılmış ve son aşama olan uygulamaya özgü yapay zeka yongası tasarlanmıştır. Sayısal tasarım, 16 bit sabit nokta sayı formatını kullanmaktadır. Uygulamaya özgü tümleşik devre (ASIC) konseptiyle RTL2GDSII yaklaşımı kullanılarak tasarımı yapılan yapay zeka yongası, ticari FPGA SoC kullanılarak yapılan tasarımdan 4 kat daha yüksek frekansa ulaşabilirken, 7,25 kat daha düşük güç tüketmektedir. Tez çalışması kapsamında, AI (İng. Artificial Intelligence) yonga konseptinde bir tasarım gerçekleşmiş ve belirlenen bir problem için yapay zeka yongasını içeren sistemin ve alt-sistemlerin tasarım akış süreci üzerine bir yöntem sunulmuştur. | |
| dc.embargo.lift | 2026-06-08T13:02:05Z | |
| dc.embargo.terms | Acik erisim | |
| dc.identifier.uri | https://hdl.handle.net/11655/38608 | |
| dc.language.iso | tr | |
| dc.publisher | Fen Bilimleri Enstitüsü | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.subject | Yapay zeka yongası | |
| dc.subject | yakınlık sensör dizileri | |
| dc.subject | yapay sinir ağları | |
| dc.subject | sayısal tasarım | |
| dc.subject | ASIC | |
| dc.subject | Artificial intelligence chip | |
| dc.subject | capacitive proximity sensors | |
| dc.subject | artificial neural network | |
| dc.subject | digital design | |
| dc.title | Yakınlık Sensör Dizilerinde Yapay Zeka Yongası Tabanlı Hareket Algılama ve Tanıma | |
| dc.title.alternative | Artificial Intelligence Chip Based Motion Detection and Recognition in Proximity Sensor Arrays | |
| dc.type | info:eu-repo/semantics/masterThesis |